PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-283948

(43)Date of publication of application: 29.10.1993

(51)Int.Cl.

H03F 3/343

(21)Application number : 04-075014

(71)Applicant:

NEC IC MICROCOMPUT SYST LTD

(22)Date of filing:

31.03.1992

(72)Inventor:


UTO YOSHIYUKI KOYAMA JUN

(54) VOLTAGE CONTROL TYPE GAIN VARIABLE AMPLIFIER CIRCUIT

(57)Abstract:

PURPOSE: To provide the circuit having good oscillation stability with less distortion by placing a voltage control type attenuator in a feedback path to prevent the loop gain of the feedback loop from being changed by the control voltage

CONSTITUTION: The feedback is applied to the inversion input terminal from the output terminal of an arithmetic amplifier 1 through a circuit consisting of transistors Q5, Q6, Q7, Q8, Q0, Q1, Q2, and Q3, buffer amplifier 22, and voltage control type attenuator 23 to the inversion input terminal. The attenuator 23 is set so that the gain from the amplifier 22 through the attenuator 23 to the inversion input terminal of the amplifier 1 should be proportional to the prescribed function. Thus, the operating gain of the amplifier 1 can be prevented from being affected by a control voltage source 9. Thus, the circuit with higher oscillation stability can be provided.



LEGAL STATUS

[Date of request for examination]

28.03.1996

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

2806684

[Date of registration]

24.07.1998

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of

rejection]

[Date of extinction of right]

24.07.2002

BEST AVAILABLE COPY

(19)日本国特許庁 (JP) (12) 公 開 特 許 公 報 (A) (11)特許出願公開番号

特開平5-283948 √

(43)公開日 平成5年(1993)10月29日

(51)Int.Cl.⁵

識別記号

庁内整理番号

FΙ

技術表示箇所

H 0 3 F 3/343

Z 8124-5 J

審査請求 未請求 請求項の数2(全 9 頁)

53日本電気アイシーマイコンシステム株式

(21)出顯番号	特顯平4-75014	(71)出願人	000232036
			日本電気アイシーマイコンシステム株式会
(22)出願日	平成 4 年(1992) 3 月31日		社
•	,		神奈川県川崎市中原区小杉町1丁目403番
			53
		(72)発明者	宇都(佳之)
-			神奈川県川崎市中原区小杉町一丁目403番
			53日本電気アイシーマイコンシステム株式
			会社内
		(72)発明者	小山 潤
			神奈川県川崎市中原区小杉町一丁目403番

会社内 (74)代理人 弁理士 京本 直樹 (外2名)

(54) 【発明の名称】 電圧制御型利得可変増幅回路

(57)【要約】

【目的】電圧制御型利得可変増幅回路において、制御電 圧を変化させても、帰還ループのループ利得が変化する ことがなく、発振安定度が良好で歪悪化の少ない増幅回 路。

【構成】演算増幅器1のループ利得の変化をおぎなうた。 めに、同じ制御電圧源9で制御される電圧制御型減衰器 23を帰還経路の中に入れ、制御電圧△∨によってルー プ利得が変化することを防ぐ。

1,2:演算場幅器


9:制御電圧源

4,15.16.17:定電圧派

19:入力端子

23: 綾街増悟器

24: 出力塊子



【特許請求の範囲】

【請求項1】 コレクタが第1の電流入出力端子に接続されベースが固定電圧端子に接続されエミッタが第1の信号入力端子に接続された第1のバイポーラトランジスタと、コレクタが前記第1の電流入出力端子に接続されベースが制御電圧端子に接続されエミッタが第2の信号入力端子に接続され前記第1のバイポーラトランジスタとによって構成される電流・電圧変換回路と、

1

コレクタが第2の電流入出力端子に接続されベースが前記制御電圧端子に接続されエミッタが前記第1の信号入力端子に接続され前記第1のバイポーラトランジスタと同導電型の第3のバイポーラトランジスタと、コレクタが前記第2の電流入出力端子に接続されベースが前記固定電圧端子に接続され、エミッタが前記第2の信号入力端子に接続され前記第1のバイポーラトランジスタと逆導電型の第4のバイポーラトランジスタとによって構成される電圧・電流変換回路と、

反転入力端に第1の抵抗器を介して信号が入力され出力 端子が前記第1の信号入力端子に接続され演算増幅器 と、

前記第2の電流入出力端子から出力信号を取り出す出力 回路とを備える電圧制御型利得可変増幅回路において、 前記第1の抵抗器の信号出力側端子を前記第1の電流入 出力端子に接続し、前記演算増幅器の帰還経路内に電圧 制御型減衰器を接続し、前記電流・電圧変換回路および 前記電圧・電流変換回路の利得制御と前記電圧制御型減 衰器の減衰制御とを連動させることを特徴とする電圧制 御型利得可変増幅回路。

【請求項2】 請求項1記載の電圧制御型利得可変増幅回路において、前記第1の信号入出力端子と、前記第1のバイポーラトランジスタのエミッタとの間および前記第3のバイポーラトランジスタのエミッタとの間および前記第4のバイポーラエミッタとの間および前記第4のバイポーラトランジスタのエミッタとの間に、ダイオードを設けたことを特徴と

2

する電圧制御型利得可変増幅回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は電圧制御型利得可変増幅 回路に関し、特に、帰還ループがバイポーラトランジス タを用いて構成された電圧制御型利得可変増幅回路に関 する。

[0002]

【従来の技術】従来、この種の電圧制御型の利得可変増 0 幅回路は、その一例が図 3 に示されるように、PNP バイポーラトランジスタ(以後トランジスタと記す) Q_0 , Q_1 , Q_2 , Q_3 およびNPNトランジスタ Q_5 , Q_6 , Q_7 , Q_8 の V_{BE} = I_C 特性を利用して、 利得可変増幅回路を構成している。

【0003】以下にこの回路の動作を説明する。演算増幅器1は、トランジスタ $Q_0 \sim Q_3$ 、 $Q_5 \sim Q_8$ で構成された回路を介して、出力端から反転入力端へ帰還がかけられている。信号源21よりコンデンサCを介して入力端子19へ信号 $+v_{in}$ が入力されると、この信号は抵20 抗 R_3 によって電流に変換され、トランジスタ Q_7 側へ流入する。この流入電流を i_{in} とすれば、下記の(1)式が成り立つ。

 $[0004] i_{in} = v_{in}/R \cdots (1)$

(但し、Rは抵抗R3 の抵抗値) また、演算増幅器 2 の 出力端より抵抗R4 を介してトランジスタ Q8 へ流れこむ電流を i_{OUT} とすれば出力端子 2 4 に発生する電圧 v_{OUT} と電流 i_{OUT} の間には、以下の(2)式が成り立っ。

 $[0\ 0\ 0\ 5]\ i_{OUT} = v_{OUT} / R \cdots (2)$

ここでRは抵抗R₄ の抵抗値であり、抵抗R₃ の抵抗値と同値である。

【0006】次にトランジスタ Q_5 のコレクタ電流を I 5、トランジスタ Q_6 のコレクタ電流を I 6 とおき制御電圧源 9の電圧を Δ Vとおくと、トランジスタ Q_5 , Q_6 , Q_0 , Q_1 の間には下記の式が成り立つ。

[0007]

$$\Delta V = \frac{kT}{q} \left(\ln \frac{I_5}{I_{SN}} + \ln \frac{I_5}{I_{SP}} \right) - \frac{kT}{q} \left(\ln \frac{I_6}{I_{SN}} + \ln \frac{I_6}{I_{SP}} \right)$$

$$=\frac{kT}{q}\ln\frac{I_5}{I_6}$$

$$157. \quad \frac{I_5}{I_6} = e \times p \left(\frac{q}{2kT} \Delta V \right) \qquad (3)$$

【0008】ここで、ISN、ISPはそれぞれ、NPNト ランジスタとPNPトランジスタの飽和の電流である。 20 I5 = n I6 … (4) [0009]

$$n = e \times p \left(\frac{q}{2kT} \Delta V \right)$$

【0010】とおくと、(3) 式より

となる。

【0011】一方、トランジスタ Q_7 , Q_8 , Q_2 , Q3 の電流の間には、下記の関係が成立する。

$$\Delta V = \frac{kT}{q} \left(\ln \frac{I_5 + i_{in}}{I_{SN}} + \ln \frac{I_5 + i_{in}}{I_{SP}} \right)$$

$$-\frac{kT}{q} \left(\ln \frac{I_{6} + i_{OUT}}{I_{SN}} + \ln \frac{I_{2} + i_{OUT}}{I_{SP}} \right) = \frac{2kT}{q} \ln \frac{I_{5} + i_{tn}}{I_{6} + i_{OUT}}$$

$$\exists \neg \tau, \quad \frac{I_5 + i_{in}}{I_6 + i_{OUT}} = e \times p \left(\frac{q}{2kT} \Delta V \right) = n \qquad (5)$$

【0013】(5)式を(4)式に代入して、 $n I_6 + i_{in} = n (I_6 + i_{OUT})$ よって、 $i_{OUT} = i_{in}/n \cdots (6)$

が成立する。 【0014】回路の利得Avは(1),(2),(6)

[0015]

 \cdots (7)

$$= e \times p \left(-\frac{q}{2kT} \Delta V \right)$$

【0016】となる。これはこの増幅回路の利得が制御 電圧源9の電圧によって制御できることを示している。

【発明が解決しようとする課題】上述した従来の電圧制 御型利得可変増幅回路は、制御電圧△Ⅴが高くなると、 帰還ループのループ利得が上がり発振安定度が悪化し、 逆に制御電圧△Ⅴが低くなると、ループ利得が下がり歪 が悪化してしまうという問題点があった。以下にその説 明をする。

【0018】図3において、この利得可変増幅器の帰還

$$A_{VO2} = \frac{1}{\gamma_{e5} + \gamma_{e0}} \cdot R = \frac{q}{2kT} I_5 \cdot R \qquad \cdots$$

[0020] となる。このときトランジスタQ5, Q₇ , Q₈ , Q₀ , Q₂ , Q₃ のベース・エミッタ間電 圧をそれぞれ、VBE5 , VBE7 , VBE8 , VBE0 , V BE2, VBE3とし、定電圧源17の電圧をVAとすれ

 $V_A = V_{BE5} + V_{BE0} + V_{BE8} + V_{BE3}$ $V_{BE7} + V_{BE2} - \triangle V = V_{BE8} + V_{BE3}$ となる。(9)式と(10)式とより、

 $V_{A} = V_{BE5} + V_{BE0} + V_{BE7} + V_{BE2} - \triangle V$ である。定常状態では、トランジスタQ5, Q0,

Q7, Q2 に流れる電流 I5 は等しいので、

 $V_{BE5} = V_{BE7}$, $V_{BE0} = V_{BE2}$

よって、 $V_A = 2 (V_{BE5} + V_{BE0}) - \triangle V$

 $V_{BE5} + V_{BE0} = (V_A + \triangle V) / 2 \cdots (1 2)$

ルールのループ利得Avoについて考える。この場合、演 10 算増幅器1自体の利得は一定なのでこれをAvO1 とす る。次に、演算増幅器1の出力端から反転入力端までの 利得A_{v02} を求める。このとき、A_{v0}=A_{v01} ×A_{v02} である。出力端が+側にふれた場合には、トランジスタ Q5, Q0 それぞれのエミッタ抵抗をre5, re0とする と、トランジスタQo はエミッタにダオイードが接続さ れたベース接地の増幅器となるので、

[0019]

すなわち、

$$\frac{V_A + \Delta V}{2} = \frac{kT}{q} \left(\ln \frac{I_5}{I_{SN}} + \ln \frac{I_5}{I_{SP}} \right)$$

$$=\frac{kT}{q} \ln \frac{I_5^2}{I_{SN} \cdot I_{SP}}$$

【0022】となる。従って、電流 I5は、

[0023]

$$I_{5}=(I_{SN}\cdot I_{SP})^{1/2}e \times p\left\{\frac{q}{4kT}(V_{A}+\Delta V)\right\} \qquad (13)$$

30

【0024】となる。従って、(8)式, (13)式よ

[0025]

り、

[0017]

$$A_{VO2} = \frac{q}{2kT} \cdot R \cdot (I_{SN} \cdot I_{SP})^{1/2} e \times p \left\{ \frac{q}{4kT} (V_A + \Delta V) \right\}$$

【0026】よって、全体のループ利得Avoは、

[0027]

Avo=Avo1×Avo2

$$=A_{VO1} \cdot \frac{q}{2kT} \cdot R \cdot (I_{SN} \cdot I_{SP})^{1/2} \cdot exp\left\{\frac{q}{4kT}(V_A + \Delta V)\right\}$$

【0028】となって、制御電圧△Vによってループ利 得が変化してしまう。

【0029】本発明は上記の点に鑑みてなされたものであって、帰還ループのループ利得が制御電圧に依存せず、制御電圧が変化しても発振安定度が低下したり、或いはひずみが悪化することのないような電圧制御型利得可変増幅回路を提供することを目的とする。

[0030]

【課題を解決するための手段】本発明の電圧制御型利得 可変増幅回路は、コレクタが第1の電流入出力端子に接 続されベースが固定電圧端子に接続されエミッタが第1 の信号入力端子に接続された第1のバイポーラトランジ スタと、コレクタが前記第1の電流入出力端子に接続さ れベースが制御電圧端子に接続されエミッタが第2の信 号入力端子に接続され前記第1のバイポーラトランジス タと逆導電型の第2のバイポーラトランジスタとによっ て構成される電流・電圧変換回路と、コレクタが第2の 電流入出力端子に接続されベースが前記制御電圧端子に 接続されエミッタが前記第1の信号入力端子に接続され 前記第1のバイポーラトランジスタと同導電型の第3の バイポーラトランジスタと、コレクタが前記第2の電流 入出力端子に接続されベースが前記固定電圧端子に接続 され、エミッタが前記第2の信号入力端子に接続され前 記第1のバイポーラトランジスタと逆導電型の第4のバ イポーラトランジスタとによって構成される電圧・電流 変換回路と、反転入力端に第1の抵抗器を介して信号が 入力され出力端子が前記第1の信号入力端子に接続され 演算増幅器と、前記第2の電流入出力端子から出力信号 を取り出す出力回路とを備える電圧制御型利得可変増幅 回路において、前記第1の抵抗器の信号出力側端子を前 記第1の電流入出力端子に接続し、前記演算増幅器の帰 還経路内に電圧制御型減衰器を接続し、前記電流・電圧 変換回路および前記電圧・電流変換回路の利得制御と前 記電圧制御型減衰器の減衰制御とを連動させることを特 徴としている。

[0031]

【実施例】次に本発明の好適な実施例について図面を参照して説明する。図1は、本発明の一実施例の構成を示す回路図である。図1を参照すると本実施例は、第1の演算増幅器1,第2の演算増幅器2,電流電圧変換回路を構成するNPNトランジスタQ5,Q7およびPNPトランジスタQ0,Q2、電圧電流変換回路を構成するNPNトランジスタQ6,Q8およびPNPトランジスタQ1,Q3、定電圧源14,15,16,17、定電流源18,入力抵抗R3,帰還抵抗R4,制御電圧源9,緩衝増幅器22並びに電圧制御型減衰器23を備えている。

【0032】以下に本実施例の動作を説明する。本実施例では、演算増幅器1の出力端より、トランジスタ Q_5 , Q_6 , Q_7 , Q_8 , Q_0 , Q_1 , Q_2 , Q_3 で構成される回路と、緩衝増幅器22と、電圧制御型減衰器 23とを介して、反転入力端に帰還をかけている。

【0033】ここで演算増幅器1における帰還ループのループ利得について説明する。この場合、演算増幅器1自体の利得は一定なので、演算増幅器1の出力端から緩衝増幅器22の入力端までの利得を A_{v1} とし、緩衝増幅器22から演算増幅器1の反転入力端までの利得を A_{v2} として、演算増幅器1の出力端が+側にふれた場合について説明する。トランジスタ Q_5 , Q_0 それぞれのエミッタ抵抗を r_{e5} , r_{e0} とし、流れる電流を I_5 とすれ

[0034]

$$A_{v_1} = \frac{1}{\gamma_{e5} + \gamma_{e0}} \cdot R = \frac{q}{2kT} \cdot I_5 \cdot R \qquad \qquad \cdots \quad (14)$$

【0035】ここで、Rは抵抗 R_3 の抵抗値である。このときのトランジスタ Q_5 , Q_7 , Q_8 , Q_0 , Q_2 , Q_3 のベース・エミッタ間電圧を、それぞれ V_{BE5} , V_{BE7} , V_{BE8} , V_{BE0} , V_{BE2} , V_{BE3} とし、定電圧源の電圧17を V_A 、定電圧源16の電圧をV、制御電圧

源の電圧を△∨とすれば

 $V_A = V_{BE5} + V_{BE0} + V_{BE8} + V_{BE3}$ … (15) $V_{BE7} + V_{BE2} - \triangle V = V_{BE8} + V_{BE3}$ … (16) (15), (16) 式より、

 $V_A = V_{BE5} + V_{BE0} + V_{BE7} + V_{BE2} - \triangle V$... (17)

定常状態では、トランジスタ Q_5 , Q_7 , Q_0 , Q_2 に 50 流れる電流 I_5 は等しいので、

 $V_{BE5} = V_{BE7}$, $V_{BE0} = V_{BE2}$... (18) (17), (18) 式より、 $V_A = 2 (V_{BE5} + V_{BE0}) - \triangle V$ $V_{BE5} + V_{BE0} = (V_A + \triangle V) / 2$

ここで、トランジスタQ5 , Q0 には電流 I5 が流れて いるので、 [0036]

$$V_{BB5} = \frac{kT}{q} ln \frac{I_5}{I_{SN}}, V_{BE0} = \frac{kT}{q} ln \frac{I_5}{I_{SP}}$$

【0037】である。従って、

[0038]

$$\frac{V_A + \Delta V}{2} = \frac{kT}{q} \left(\ln \frac{I_5}{I_{SN}} + \ln \frac{I_5}{I_{SP}} \right)$$

【0039】となり、電流Ⅰ5は、

$$= \frac{kT}{q} \ln \frac{I_{5}^{2}}{I_{SN} \cdot I_{SP}}$$

$$I_{5} = (I_{SN} \cdot I_{SP})^{1/2} \cdot e \times p \left\{ \frac{q}{4kT} (V_{A} + \Delta V) \right\} \qquad \cdots (19)$$

【0041】となる。従って(14), (19)式より

[0042]

Av1は、

$$A_{V1} = \frac{q}{2kT} \cdot R \cdot (I_{SN} \cdot I_{SP})^{1/2} \cdot e \times p \left\{ \frac{q}{4kT} (V_A + \Delta V) \right\} \cdot \cdot \cdot (20)$$

【0043】したがって、前述の緩衝増幅器22から減 衰器23を介して演算増幅器1の反転入力端までの利得

$$\left(\frac{q}{2kT}\cdot R\cdot (I_{SN}\cdot I_{SP})^{1/2}\cdot e \times p\left\{\frac{q}{4kT}(V+\Delta V)\right\}\right)^{-1} \cdot \cdot \cdot (21)$$

【0045】に比例するように電圧制御型減衰器を設定 することによって、演算増幅器1の開利得が制御電圧源 9 (△V) に影響されないようにすることができる。つ まり、制御電圧源9の電圧△Vによってループ利得が変 化することのない電圧制御型利得可変増幅回路を構成で

【0046】ここで、本実施例に用いられる電圧制御型 減衰器23について説明する。図2は電圧制御型減衰器 23のトランジスタレベルの回路図である。この減衰器 は以下のように動作する。

【0047】入力端子51から入力された信号は、2段 の差動増幅器を通って出力端子53に出力される。制御 端子52には、図1中の制御電圧源9が接続される。抵 抗器R9 , R0 の抵抗値をRとし、定電流源57, 58 の電流値を I1、トランジスタQ15のコレクタ電流 I₂、定電圧源55の電圧をV₁、制御端子52にかか る電圧をV+△Vとすれば、入力端子51から出力端子 53までの利得V_{v2}は下記の(22)式のようになる。 [0048]

$$A_{U2} = \frac{\frac{kT}{qI_1}}{R} \cdot 2 \cdot \frac{qI_2}{4kT} \cdot 2 \cdot R = \frac{I_2}{I_1}$$

· · (22)

12

【0049】又、トランジスタ Q_{15} のコレクタ電流 I_2 は、トランジスタ Q_{29} 並びにダイオード D_1 , D_2 , D_3 の飽和電流を I_{S1} とすれば、

[0050]

$$I_2 = I_{S1} \cdot e \times p \frac{q}{4kT} \{V_1 - (V + \Delta V)\}$$

【0051】したがって、

$$A_{V2} = \frac{I_{S1}}{I_1} \cdot e \times p \frac{q}{4kT} \{V_1 - (V + \Delta V)\}$$

【0053】となる。つまり図1における演算増幅器1 の出力端から反転入力端までの利得Avoは、

[0052]

$$A_{V1} \times A_{V2} = \frac{q}{2kT} \cdot R \cdot (I_{SN} \cdot I_{SP})^{1/2} \cdot e \times p \frac{q}{4kT} (V_A + \Delta V)$$

$$\times \frac{I_{S1}}{I_1} \cdot e \times p \frac{q}{4kT} \{V_1 - (V + \Delta V)\}$$

$$= \frac{q}{2kT} \cdot R \cdot \frac{I_{S1}}{I_1} \cdot (I_{SN} \cdot I_{SP})^{1/2} \cdot e \times p \frac{q}{4kT} (V_A + V_1 - V)$$

• • • (23)

【0055】となる。(23)式で表わされる利得 A_{v0} からは ΔV の項が消え、本実施例においては制御電圧 ΔV によってループ利得が変化しないことがわかる。

[0056]

【発明の効果】以上説明したように本発明は、電圧制御型減衰器を帰還経路の中に入れることによって、帰還ループのループ利得が制御電圧によって変化することのない、発振安定度が高くしかも歪が悪化してしまうことのない電圧制御型利得可変増幅回路を提供できるという効果を有する。

【図面の簡単な説明】

【図1】本発明の一実施例の回路図である。

【図2】図1中の電圧制御型減衰器の一例の回路図である。

【図3】従来の電圧制御型利得可変増幅回路の一例の回路図である。

【符号の説明】

1, 2 演算增幅器

9 制御電圧源

14, 15, 16, 17, 55 定電圧源

18.57.58 定電流源

19,51 入力端子

21 信号源

22 緩衝増幅器

23 電圧制御型減衰器

24,53 出力端子

52 制御端子

【図1】

1,2:演算增幅器


9:制御電圧源

14,15,16,17:定電圧源

19:入力端子

23:緩衝增幅器

24: 出力端子



【図2】


51:入力端子

52:制腳蝎子

53:出力端子

55: 定電圧源

57,58:定電流派



【図3】

1,2:演算增儲器 9:制御電圧派 16.17:定電圧派 19:入力端子

24: 出力端子

Is les

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

☐ BLACK BORDERS
€
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
COLOR OR BLACK AND WHITE PHOTOGRAPHS
GRAY SCALE DOCUMENTS
LINES OR MARKS ON ORIGINAL DOCUMENT
REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
OTHER:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.